近日，網上出現(xiàn)了基于Cannon Lake架構的英特爾 CPU 樣本，設計為 10nm 芯片的 CPU采用了三芯片設計。或許英特爾將會在其未來的處理器中采用小芯片/混合設計。
英特爾的 10nm Cannon Lake-Y“特殊樣品”CPU
YuuKi_AnS透露的圖片顯示，上述 SKU 是僅供內部使用的“特殊樣品”系列的一部分。由于該特定芯片從未零售，我們可以假設這些特殊芯片并非用于大眾營銷，而是用于測試和內部測試目的。
根據(jù)Angstronomics 的 SkyJuice分析，這里的 CPU 示例圖片是一個 3-die MCP（多芯片處理器），采用 BGA1392 封裝，尺寸為 28mmx16.5mm。封裝上有三個小芯片，10nm CPU 芯片是這三個芯片中最大的，尺寸為 70.5mm2，其次是尺寸為 46.17mm2的 PCH 芯片，最后是尺寸為 13.72mm2的McIVR 芯片。
第三個小芯片用作 CPU 的集成穩(wěn)壓器 (IVR)，該功能起源于幾年前英特爾的Haswell（和Devil’s Canyon ）第四代 CPU 架構。但由于有額外的芯片，Cannon 的實現(xiàn)被稱為多芯片集成穩(wěn)壓器 (McIVR)。McIVR本應處理兩個小芯片之間的電壓調節(jié)，但英特爾此后又選擇了 FIVR，并且還在考慮將 DLVR 用于他們的一些下一代設計。
IVR 于 2013 年首次在英特爾的第四代 Haswell 架構中首次亮相。IVR 改變了主板和處理器處理電力傳輸?shù)姆绞健Ｋ鼘PU電壓調節(jié)直接從主板轉移到CPU芯片中。
英特爾表示，這大大簡化了Haswell 平臺的供電設計，IVR 能夠將主板上的五個穩(wěn)壓器替換為 CPU 內部的一個。這種設計的另一個好處包括對處理器進行更細粒度的電壓控制。但最終，處于未知的原因，英特爾在第五代 Broadwell 芯片之后取消了所有主流桌面架構上的 IVR。然而，我們認為它的移除與熱問題和芯片尺寸限制有關。盡管如此，IVR 在 Haswell 之后重新出現(xiàn)在其他架構中，包括一些移動架構和英特爾的Skylake-X HEDT 架構。
英特爾也計劃將 IVR 集成到其 Cannon Lake 移動處理器中，這個原型就是這個想法的證明。但是，IVR 在 Cannon Lake 中的獨特之處在于它的多芯片實現(xiàn)。
從英特爾的角度來看，這種方法很有意義，可以顯著改善芯片的電壓余量和溫度限制。由于筆記本電腦上的 CPU 散熱器比臺式機散熱器小得多，因此CPU 需要具有盡可能高的熱效率。將 IVR 移至單獨的芯片即可做到這一點，并將熱量分散到不同的區(qū)域，從而使 CPU 冷卻器能夠更有效地處理熱傳遞。
以前的 IVR 設計，特別是 Haswell 上的設計，使芯片變得特別熱，因為 CPU 冷卻器現(xiàn)在必須處理來自穩(wěn)壓器和 CPU 內核、集成顯卡和 CPU 緩存組合的熱量。
英特爾 Cannon Lake-Y 10nm CPU 系列僅發(fā)布了兩個 SKU，即 Core i3-8121U 和 M3-8114Y。兩者都包含 2 個具有 4 個線程的 Palm Cove 內核，但它們僅在少數(shù)筆記本電腦和 NUC 中提供。
遺憾的是，這種三芯片設計從未上市。10nm Cannon Lake CPU 是第一個在 10nm 工藝節(jié)點上制造的芯片，但由于與產量相關的幾個問題，當行業(yè)發(fā)展時，CPU 就進入了市場。因此，英特爾自己嘗試在未來幾年內迅速用 Ice Lake 和 Tiger Lake CPU 取代這個家族，這意味著 Cannon Lake 的壽命很短。
英特爾的10nm之路
英特爾最早公布10nm工藝是在2015年7月。當時，英特爾指出此項工藝存在Multi-patterning缺陷密度高、良率低的問題。而且，10nm（品名：Cannon Lake）的量產時間是在2017年的下半年，相對原計劃晚了一年左右。
2018年年初，英特爾表示：“Cannon Lake已經開始小規(guī)模量產，2018年下半年計劃開始量產”。但是，2018年4月，英特爾又公布說：“由于良率較低，10nm工藝CPU的量產推遲到2019年”。后來，2019年量產了第二代10nm工藝（注意，不要與10nm+工藝混淆），與首代10nm工藝技術相比，很多方面都有明顯的優(yōu)勢。
英特爾本身應該在2015年（首次正式公布10nm的時間）甚至之前就已經了解10nm工藝的優(yōu)缺點。在充分了解了風險的基礎上，英特爾認識到必須要在未來數(shù)年內大批量生產與成本、性能、市場投入時間相匹配的CPU。
于是，在2016年年初，英特爾新發(fā)布了新的基本理念，目的是為了導入新工藝技術、微架構。也就是說，延續(xù)了十年的“Tick-Tock模式壽終正寢，新的“PAO（Process-Architecture-Optimization，制程-架構-優(yōu)化）”開始上場。即，通過長期優(yōu)化微架構，反復改善工藝技術、產品設計。
Brookwood表示，十年來“Tick-Tock”充分發(fā)揮了其作用。但是，在14納米中稍微“跌了個跟頭”，導致量產時間延遲一年，而且在10納米工藝中徹底“崩塌”。另一方面，臺積電卻保持兩年更新一次的步調，雖然臺積電的性能提高速度不太快，但性能預測的準確度卻極高。實際上，在英特爾還在14納米“徘徊”的時候，AMD幾乎已經將所有系列的產品委托給臺積電的7納米工藝生產。
*聲明：本文系原作者創(chuàng)作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯(lián)系后臺。
