本周五，美國(guó)商務(wù)部BIS (Bureau of Industry and Security) 發(fā)布一項(xiàng)暫行最終規(guī)定，主要是對(duì)4項(xiàng)技術(shù)的出口做出控制：包括寬禁帶半導(dǎo)體相關(guān)材料氧化鎵 (Ga2O3) 和金剛石；特別針對(duì)GAAFET晶體管結(jié)構(gòu)的ECAD (Electronic Computer-Aided Design) 軟件；燃?xì)鉁u輪發(fā)動(dòng)機(jī)使用的增壓燃燒 (Pressure Gain Combustion) 技術(shù)。
規(guī)定生效時(shí)間為8月15日。這項(xiàng)出口限制規(guī)定并未特別指明針對(duì)中國(guó)，不過很顯然對(duì)美國(guó)競(jìng)爭(zhēng)對(duì)手之外的國(guó)家和地區(qū)半導(dǎo)體技術(shù)發(fā)展起到了持續(xù)的抑制作用，是此前出口限制規(guī)定的進(jìn)一步擴(kuò)展。
4項(xiàng)技術(shù)中比較惹人注目的是其中“特別針對(duì)GAAFET晶體管結(jié)構(gòu)的ECAD軟件”。BIS發(fā)布新聞稿中明確提到，ECAD是用于設(shè)計(jì)、分析、優(yōu)化和驗(yàn)證集成電路或印刷電路板性能的軟件工具；而GAAFET技術(shù)則是未來半導(dǎo)體尖端制造工藝向3nm及更先進(jìn)節(jié)點(diǎn)邁進(jìn)的基礎(chǔ)。這里的ECAD基本可以窄化為我們常說的EDA工具。
但部分公眾號(hào)和國(guó)內(nèi)媒體單純將這一事件解讀為“斷供EDA”，甚至將范圍指向全部EDA工具是片面、錯(cuò)誤的。規(guī)定全文參見：Implementation of Certain 2021 Wassenaar Arrangement Decisions on Four Section 1758 Technologies
主要針對(duì)GAAFET晶體管的EDA工具做出出口限制，對(duì)中國(guó)和更多國(guó)家地區(qū)會(huì)有什么樣的影響呢？EDA作為即將于8月16日、17日舉辦的IIC 2022（國(guó)際集成電路展覽會(huì)暨研討會(huì)）的重要議題，受到普羅大眾的關(guān)注。
由Aspencore主辦的IIC 2022（國(guó)際集成電路展覽會(huì)暨研討會(huì)）將在8月16日于南京國(guó)際博覽中心2號(hào)館舉辦。為期2天的IIC除吸引大量國(guó)內(nèi)外半導(dǎo)體與集成電路相關(guān)企業(yè)參與展會(huì)，同期還將舉辦2022中國(guó)IC領(lǐng)袖峰會(huì)、2022國(guó)際“碳中和”電子產(chǎn)業(yè)發(fā)展高峰論壇、MCU技術(shù)與應(yīng)用論壇、高效電源管理及寬禁帶半導(dǎo)體技術(shù)應(yīng)用論壇、EDA/IP與IC設(shè)計(jì)論壇，以及2022中國(guó)IC設(shè)計(jì)成就獎(jiǎng)?lì)C獎(jiǎng)典禮。
。
GAAFET代表了半導(dǎo)體的未來
我們?cè)诖饲暗奈恼轮卸喾庾x過預(yù)計(jì)明年就會(huì)大規(guī)模上市的3nm工藝——其中三星（Samsung Foundry）將在3nm這代工藝節(jié)點(diǎn)上采用GAAFET結(jié)構(gòu)的晶體管。
晶體管結(jié)構(gòu)隨著半導(dǎo)體制造工藝的進(jìn)步，也經(jīng)過了多次迭代。20nm工藝以前，平面結(jié)構(gòu)的Planar FET晶體管占據(jù)半導(dǎo)體制造技術(shù)的主流。但節(jié)點(diǎn)發(fā)展到20nm工藝之際，因?yàn)榫w管越來越小，短溝道效應(yīng)開始凸顯，也就無法進(jìn)行有效的靜電控制。
來源：Lam Research
所以FinFET結(jié)構(gòu)晶體管出現(xiàn)了，“Fin”（鰭）伸了出來，如上圖所示。這種結(jié)構(gòu)有效增大了溝道接觸面積。只要把Fin做得更高，就能達(dá)成更寬的有效寬度來提升輸出電流。
但在時(shí)代進(jìn)入到3nm節(jié)點(diǎn)前后，F(xiàn)inFET結(jié)構(gòu)也開始暴露出問題。首先是隨著gate length的進(jìn)一步變短，F(xiàn)inFET結(jié)構(gòu)也很難再提供有效的靜電控制。與此同時(shí)，要把單元（cell）結(jié)構(gòu)進(jìn)一步縮小，F(xiàn)in的數(shù)量也要減，問題就變得更大了。
說到底都是在晶體管持續(xù)變小的過程里，性能越來越難以保證。于是GAAFET結(jié)構(gòu)出現(xiàn)：相當(dāng)于把原來FinFET的Fin水平橫置出來，以前叫做Fin，掉個(gè)方向就叫nanosheet（所以GAAFET也叫nanosheet FET）。由于nanosheet被gate（柵極）四面環(huán)抱，所以就叫g(shù)ate-all-around FET（GAAFET），接觸面積自然也就更大了。
